아마도 가장 충격 받았던 설계는...

오늘은 시간도 좀 남고 클럭과 전원부의 캐패시터 활용이 궁금해서 이것저것 설계 지침서들을 둘러보다가,

https://www.ti.com/lit/an/szza009/szza009.pdf

예전에 나왔던 TI EMI 노이즈 줄이는 설계 방법을 다시 보게 되었는데,

전원부 설계에서 가장 충격을 받았었던 (그리고 지금도 가장 충격적인) 설계가 뇌리를 스치고 가서 올려봅니다.

O형 트랜스포머와 일반적인 정류 (빠른 다이오드와 비쉐이 콘덴서) + LT3045 4발의 병렬 연결, 레퍼런스 디자인은 이렇구요, 

여기까지는 그냥 레퍼런스 적인 디자인이구나 생각했지만... 

위의 요 부분이 (대충 삐뚤빼뚤 다이어그램을 그려보면) 요런식으로 표현 됩니다.

보통은 오디오기기들은 주파수가 낮기 때문에 (20-20kHz+) 게다가 리니어 전원부는 보통 50/60Hz 부터 2, 3, 4, 5차 정도의 고조파(100Hz/120Hz - 250Hz/300Hz) 들만 생각하는게 대부분인데, 요기에 쓰인 기판 디자인은 (아주 간단해 보이지만) 고품질 저주파 회로 + RF 회로를 디자인하듯 CPW (coplanar waveguide) 배선과 출력부 바로 옆의 저 조그마한 저항 + (아마도 용량이 다른) 콘덴서들로 고주파의 임피던스를 낮춰서 잡아먹는 디자인을 (그것도 시행착오를 거쳤는지, 혹은) RF (HFSS나 COMSOL)로 시뮬레이션을 돌려서 만들었는지 (고오수의 손길) 충격을 받았던 기억이 있습니다. 칩이라 Mixed-signal 디자인이긴 하면서도 보통은 주파수가 많이 차이나는 경우에는 크게 생각하지 않고 디자인을 하는 편인데, 1MHz 이후의 임피던스가 낮은 탄탈 콘덴서와, 아마도 여러 MHz 대역의 낮은 임피던스를 가지는 칩 콘덴서 + 아마도 더 높은 대역을 커버하는 기판위의 섬들 (작은 캐패시턴스)의 디자인은 참신했습니다.

하긴 뭐 AI도 판치고, 오피앰프에도 디지털 클럭으로 오디오 주파수를 RF 주파수로 믹싱 (업컨버팅/다운컨버팅) 하는 시절에 못 생각할 것은 아닙니다만, 20만원 정도의 파워 서플라이에서 이 정도의 정성이 들어가는 것은 이해하기가 힘들었습니다. (차이파이가 무서운 이유)

한 줄 요약: 좋은 설계는 아름답고, 세상에 고오수는 많다.